Реферат: Выбор логической структуры процессора
<span Courier New""> ТЕХНИЧЕСКОЕЗАДАНИЕ.
<span Courier New"">
<span Courier New""> 1. Выбрать логическую структурупроцессора (состав устройств,
<span Courier New""> их функции и принципы взаимодействия),исходя из принципов работы
<span Courier New""> ЭВМ Единой системы (ЭВМ общегоназначения).
<span Courier New""> 2. Обосновать выбор техническихпараметров процессора с целью
<span Courier New""> обеспечения достижения заданногозначения производительности
<span Courier New""> — производительность П = млн.оп/с):
<span Courier New""> — машинный такт Т = 10-100 нс;
<span Courier New""> — цикл локальной памяти Тл = 10-100 нс;
<span Courier New""> — время выборки из основнойпамяти Тп = 100-1000 нс.
<span Courier New""> 3. Разработать временные диаграммыи определить длительность
<span Courier New""> выполнения основных команд процессора.
<span Courier New""> 4. Оптимизироватьтехнико-экономические параметры процессора для
<span Courier New""> достижения максимальной егоэффективности: максимальной
<span Courier New""> производительности при минимальнойстоимости устройства, исходя из
<span Courier New""> объема оборудования устройства(количество используемых элементов)
<span Courier New""> или объема памяти, статистикииспользования памяти и следующего
<span Courier New""> соотношения: стоимость элементов устройства обратно пропорциональна
<span Courier New""> техническим параметрам.
<span Courier New";mso-fareast-font-family: Calibri;mso-fareast-theme-font:minor-latin;mso-ansi-language:RU;mso-fareast-language: EN-US;mso-bidi-language:AR-SA"><span Courier New"">
<span Courier New""> В В Е Д Е Н И Е
<span Courier New"">
<span Courier New""> Центральный процессор выполняетосновную работу по
<span Courier New""> преобразованию данных в вычислительнойсистеме и, кроме того,
<span Courier New""> осуществляет в нейфункции автоматизированного управления в
<span Courier New""> соответствии с алгоритмами управляющейпрограммы операционной
<span Courier New""> системы. В частности, центральный процессор взаимодействует с
<span Courier New""> каналами ввода-вывода, запуская операции ввода-вывода и получая
<span Courier New""> информацию о результатах ихвыполнения, а также о состоянии системы
<span Courier New""> ввода-вывода.
<span Courier New""> Центральный процессор — это устройство,обеспечивающее обработку
<span Courier New""> данных по заданнной программе.Центральный процессор производит
<span Courier New""> следующие основные виды операций: выполнение команд, прерывание,
<span Courier New""> сброс, регистрацию состояния (запись информации о состоянии
<span Courier New""> вычислительной системы в целом или ее отдельных компонентов в
<span Courier New""> определенные области основной памяти).Программу и обрабатываемые по
<span Courier New""> ней данные процессор выбирает изосновной (оперативной) памяти.
<span Courier New""> Процессор включает в себя, вбольшенстве случаев, одно или
<span Courier New""> несколько операционных (илиарифметическо-логических устройств),
<span Courier New""> устройство управления, локальную память,средства контроля и
<span Courier New""> диагностики.
<span Courier New""> Арифметически-логическое устройство(АЛУ) выполняет операции
<span Courier New""> преобразования данных. Оно включает всебя один или несколько
<span Courier New""> сумматоров и регистры для храненияпромежуточных данных и результатов
<span Courier New""> преобразований.
<span Courier New""> Арифметическо-логическое устройствоможет быть расширино
<span Courier New""> специализированными операционнымиустройствами: сдвигателем, быстрым
<span Courier New""> умножителем, десятичным сумматором,конвертером и др.
<span Courier New""> Устройство управления (УУ) — автомат управляющий процессами
<span Courier New""> передачи и обработки информации впроцессоре. Это устройство
<span Courier New""> принимает команды и формируетпоследовательность управляющих
<span Courier New""> сигналов, проверяет и т.п. Оно входит вработы функциональных узлов
<span Courier New""> путем выдачи синхронизирующих и управляющегосигналов.
<span Courier New""> В составе процессора можетнаходится локальная память
<span Courier New""> различного функционального назначения:рабочие регистры, РОН,
<span Courier New""> регистры указатели, управляющиерегистры, регистры служебных слов и
<span Courier New""> т.п. Служебная память может использоваться для буферизацииданных и
<span Courier New""> команд, хранения таблиц преобразования адреса, ключей защиты и др.
<span Courier New""> Процессор может включать в себя набор специальных
<span Courier New""> системных средств: службу времени(суточные часы, таймер и т.п.),
<span Courier New""> средства межпроцессорной связи, пультуправления системой и др.
<span Courier New""> Средства контоля и диагностикипозволяют обнаруживать и
<span Courier New""> устранять неисправности без потерипроизводитетьности процессора.
<span Courier New"">
<span Courier New"">
<span Courier New"">
<span Courier New""> ЛОГИЧЕСКАЯ СТРУКТУРА ПРОЦЕССОРА.
<span Courier New"">
<span Courier New""> Процессор выполняет программу,выбираемую из основной
<span Courier New""> (оперативной) памяти, в нескольноэтапов: выборка команды, распаковка
<span Courier New""> команды и выборка операндов, выполнениеоперации и запись результатов
<span Courier New""> в основную память, а, при необходимости,и обработку прерывания,
<span Courier New""> изменение состояния процессора илисистемы в целом.
<span Courier New""> Логическую структуру ЦП (рис.1)включает ряд функциональных
<span Courier New""> средств: средства обработки, средства управлениясистемой и
<span Courier New""> программой, локальная память, средствауправления каналами и основной
<span Courier New""> памятью, системные средства.
<span Courier New""> Средства обработки обеспечиваютвыполнение операций с
<span Courier New""> фиксированной и плавающей запятой,операций с десятичными данными и
<span Courier New";mso-fareast-font-family: Calibri;mso-fareast-theme-font:minor-latin;mso-ansi-language:RU;mso-fareast-language: EN-US;mso-bidi-language:AR-SA"><span Courier New""> полями переменной длины. Локальнаяпамять состоит из регистров общего
<span Courier New""> назначения и регистров с плавающейточкой, а также управляющих
<span Courier New""> регистров.
<span Courier New""> Средства управления каналамиобеспечивают хранение данных
<span Courier New""> (буфер данных канала), подготовленныхк передаче или принятых из
<span Courier New""> канала, а также управление приоритетными доступам обрабатывающей
<span Courier New""> подсистемы через канал ввода/выводда кперефирийному оборудованию.
<span Courier New""> Центральный процессор ЕС ЭВМвключает в себя следующие базовые
<span Courier New""> средства принципов работы ЕС ЭВМ:
<span Courier New""> — локальная память: регистры общегоназначения (16х32 р),
<span Courier New""> регистры плавающей запятой (4х64 р),управляющие регистры (16х32 р);
<span Courier New""> — полный набор команд: команды арифметики сфиксированной и
<span Courier New""> плавающей запятой, команды десятичнаяарифметика;
<span Courier New""> — системные средства: прямоеуправление, интервальный таймер,
<span Courier New""> часы, компаратор, защита памяти,средство условного обмена и т.д.
<span Courier New""> Для хранения текущей информации обрабатываемой программы в
<span Courier New""> центральном процессоре имеется локальнаяпамять: 16 регистров общего
<span Courier New""> назначения, 4 регистра (для операндов) сплавающей точкой (по 64
<span Courier New""> двоичных разряда). Процессор такжеиспользует область основной
<span Courier New""> памяти, которая является постоянно распределенной областью
<span Courier New""> процессора для хранения управляющейинформации, информации прерывания
<span Courier New""> и контроля.
<span Courier New""> Центральный процессор может обращаться за информацией к 16
<span Courier New""> общим регистрам, имеющие нумерацию от 0до 15. Они могут быть
<span Courier New""> использованы для хранения индекса в операциях над адресами, как
<span Courier New""> накапливающие регистры в арифметическихоперациях с фиксированной
<span Courier New""> точкой и в логических операциях. В общийрегистр можно поместить
<span Courier New""> одно слово (32 байта).
<span Courier New""> Регистры общего назначенияидентифицируются числами от 0 до 15 и
<span Courier New""> задаются в команде с помощью четырех битового поля R1. Два
<span Courier New""> смежных общих регистра (четный и следующейнечетный) могут
<span Courier New""> использоваться для хранения одногооперанда размером 8 байт.
<span Courier New""> В операционной арифметике сплавающей точкой используются 4
<span Courier New""> специализированных регистра емкостью 8байт каждый. Они
<span Courier New""> идентифицируются номерами 0, 2, 4 и 6.Каждый из них может содержать
<span Courier New""> короткое (32-битовое) или длинное(64-битовое) число в формате с
<span Courier New""> плавающей точкой. В операциях арифметикис плавающей точкой
<span Courier New""> расширенной точности для 128-битовых чисел используются пары
<span Courier New""> регистров с плавающей точкой 0-2 и 4-6.
<span Courier New""> К средствам управления памятьюотносятся буферная память,
<span Courier New""> память ключей, защита и средствауправления доступом к основной
<span Courier New""> памяти.
<span Courier New""> К системным средствам относятся средства службы времени:
<span Courier New""> часы астрономического времени, таймер икомпаратор.
<span Courier New""> Интервальный таймер используетсядля отчета времени суток и
<span Courier New""> интервалов времени. Обращение кинтервальному таймеру для записи или
<span Courier New""> чтения его значение может осуществлятьсялюбой командой, в которой
<span Courier New""> предусмотрено обращение к основнойпамяти.
<span Courier New""> Компаратор используется для программной привязки процессов к
<span Courier New""> определенному моменту времени.
<span Courier New""> Для приближенной оценкипроизводительности процессора будем
<span Courier New""> использовать ограниченный набор форматовкоманд и операндов.
<span Courier New";mso-fareast-font-family: Calibri;mso-fareast-theme-font:minor-latin;mso-ansi-language:RU;mso-fareast-language: EN-US;mso-bidi-language:AR-SA"><span Courier New"">
<span Courier New""> Форматы команд:
<span Courier New"">
<span Courier New""> ┌────────┬────┬────┐
<span Courier New""> │ КОП │ R1 │ R2│ Формат регистр-регистр (RR)
<span Courier New""> └────────┴────┴────┘
<span Courier New""> 0 15
<span Courier New"">
<span Courier New""> ┌────────┬────┬────┬────┬────────────┐
<span Courier New""> │ КОП │ R1 │ Х2│ В2 │ D2 │ Формат регистр-память (RХ)
<span Courier New""> └────────┴────┴────┴────┴────────────┘
<span Courier New""> 0 31
<span Courier New"">
<span Courier New""> КОП — код операции;
<span Courier New""> R1 — регистр первого операнда;
<span Courier New""> R2 — регистр первого операнда;
<span Courier New""> Х2 — регистр индекса;
<span Courier New""> В2 — регистр базы;
<span Courier New""> D2 — смещение адреса.
<span Courier New"">
<span Courier New""> Форматы операндов:
<span Courier New"">
<span Courier New""> ┌──┬───────────────┐
<span Courier New""> │Зн│ │ Короткий операнд с фиксированной запятой
<span Courier New""> └──┴───────────────┘
<span Courier New""> 0 15
<span Courier New"">
<span Courier New""> ┌──┬─────────────────────────────────┐
<span Courier New""> │Зн│ │ Нормальный операнд
<span Courier New""> └──┴─────────────────────────────────┘с фиксированной запятой
<span Courier New""> 0 31
<span Courier New"">
<span Courier New""> ┌──┬───────┬─────────────────────────┐
<span Courier New""> │Зн│Порядок│ Мантисса (24 разряда) │ Короткийоперанд с
<span Courier New""> └──┴───────┴─────────────────────────┘плавающей запятой
<span Courier New""> 0 7 8 31
<span Courier New"">
<span Courier New""> ┌──┬───────┬─────────────────────────── ─ ─ ─────┐
<span Courier New""> │Зн│Порядок│ Мантисса (56 разрядов) │ Длинный операнд с
<span Courier New""> └──┴───────┴─────────────────────────── ─ ─ ─────┘ плавающейзапятой
<span Courier New""> 0 7 8 63
<span Courier New"">
<span Courier New""> Зн — разряд знака числа (мантиссы).
<span Courier New"">
<span Courier New"">
<span Courier New"">
<span Courier New";mso-fareast-font-family: Calibri;mso-fareast-theme-font:minor-latin;mso-ansi-language:RU;mso-fareast-language: EN-US;mso-bidi-language:AR-SA"><span Courier New"">
<span Courier New""> ┌───────────────┐ ┌─────────────┐┌────────────┐ ┌─────────────┐
<span Courier New""> │ Часы суточные │ │ Управляющие │ │ Регистры │ │ Регистры │
<span Courier New""> ├───────────────┤ │ регистры │ │ общего │ │ с плавающей│
<span Courier New""> │ Компаратор │ │ 16х32 │ │ назначения │ │ точкой │
<span Courier New""> ├───────────────┤ │ разряда │ │ 16х32 │ │ 4х64 │
<span Courier New""> │ Таймер │ ├─────────────┤│ разряда │ │ разряда │
<span Courier New""> ├───────────────┤ │ РССП │└────────────┘ └─────────────┘
<span Courier New""> │ Таймер │ └─────────────┘ ║ ║
<span Courier New""> │ интервальный │ ║ ║ ║
<span Courier New""> └───────────────┘╔══════╝ ║ ║
<span Courier New""> │ ╔═══════════╣ ╔═══════════════════╣ ║
<span Courier New""> │ ║ ║ ║ ║ ║
<span Courier New""> ┌───────────────────────┐ ┌───────────────────────────────────┐
<span Courier New""> │ Средства управления │ │ Средства обработки │
<span Courier New""> ├───────────┬───────────┤ ├────────────┬──────────┬───────────┤
<span Courier New""> │ Управление│Управление│ │ Операции с│Операции с│Операции │
<span Courier New""> │ системой │программой│─┬─│ фиксирован-│плавающей│десятичной │
<span Courier New""> └───────────┴───────────┘│ │ ной точкой │точкой │арифметики │
<span Courier New""> │ │ │ ║ │ │ │ │и полей пе-│
<span Courier New""> │ │ │ ║ │ │ │ │ременной │
<span Courier New""> │ │ │ ║ ┌─┘ │ │ │длины │
<span Courier New""> │ │└───────────╫───┼─┐└────────────┴──────────┴───────────┘
<span Courier New""> │└─────────┐ ╠═══╪═╪════════════════════╣ ╔═════════════
<span Courier New""> ┌────────────┐ │ ║ │└────────────────────╫──╫─────────────
<span Courier New""> │ Пульт │ │ ║ └────────┐ ║ ║
<span Courier New""> │ управления │ │ ║ ┌─────┴────────┬──────────┬──────────┐
<span Courier New""> └────────────┘ │ ║ │ Средства │ Средства │ Средства │
<span Courier New""> │ ║ │ динамического│ коррекции│ защиты │
<span Courier New""> │ ║ │ преобразова- │ ошибок │ памяти │
<span Courier New""> ┌────────┐ │ ния адреса │ │ │
<span Courier New""> │ Каналы│ ├──────────────┴──────────┴──────────┤
<span Courier New""> │ ввода-│ │ Основная память │
<span Courier New""> │ вывода│ │ │
<span Courier New""> └────────┘ └────────────────────────────────────┘
<span Courier New"">
<span Courier New"">
<span Courier New""> Рис 1. Логическая схемапроцессора.
<span Courier New"">
<span Courier New"">
<span Courier New""> ВЫБОР СТРУКТУРЫПРОЦЕССОРА.
<span Courier New"">
<span Courier New""> Выбор структуры процессораопределяется двумя факторами:
<span Courier New""> достижение заданной производительностипри минимальных затратах
<span Courier New""> оборудования.
<span Courier New""> Известны следующие способыповышения производительности
<span Courier New""> процессра:
<span Courier New""> 1) совмешение отдельных этаповвыполнения последовательно
<span Courier New""> выбираемых команд и этапов выполненияопераций;
<span Courier New""> 2) предвыборка и буферизация команди операндов;
<span Courier New""> 3) введение нескольких операционныхустройств;
<span Courier New""> 4) выбор алгоритмов ускоренноговыполнения операций;
<span Courier New""> 5) специализация операционныхустройств;
<span Courier New""> 6) введение в структуру буфернойпамяти (кэш-память);
<span Courier New""> 7) повышение уровня системы команд(спецоперации).
<span Courier New""> Каждый способ влечет за собойувеличение обьема оборудования, а
<span Courier New""> значит и увеличение стоимости процессораи, следовательно, снижение
<span Courier New""> его эффективности, поэтому необходимооценивать целесообразность
<span Courier New""> использования каждого способа с учетомзатрат оборудования.
<span Courier New"">
<span Courier New";mso-fareast-font-family: Calibri;mso-fareast-theme-font:minor-latin;mso-ansi-language:RU;mso-fareast-language: EN-US;mso-bidi-language:AR-SA"><span Courier New""> На рис.2 показаны временные диаграммы выполнениякоманды с
<span Courier New""> разбиением на этапы выполнения: ВК — выборка команды; РК — распаковка
<span Courier New""> команды; АО — вычисление адресаоперанда; ВО — выборка операнда;
<span Courier New""> ОП — выполнение операции; ЗР — записьрезультата. При этом отдельные
<span Courier New""> этапы (РК, АО) могут быть выполнены заодин такт, все другие этапы
<span Courier New""> могут потребовать для своего выполнениянескольких тактов. Совмещение
<span Courier New""> может выполняться только для этаповодинаковой длины; для случая,
<span Courier New""> когда длительность совмещаемых этаповразлична, длительность
<span Courier New""> выполнения этапа выбирается по самомубольшому времени выполнения.
<span Courier New""> Совмещение не может быть выполнено длявзаимозависимых команд, так
<span Courier New""> как выполнение следующей команды зависитот результата предыдущей
<span Courier New""> операции: операция перехода илииспользование результата как операнда
<span Courier New""> следующей операции.
<span Courier New""> Время выполнения выполнения командыпроцессором, при наличии
<span Courier New""> совмещения, определяется выражением:
<span Courier New"">
<span Courier New""> Ткт = (N-Nc+1),
<span Courier New"">
<span Courier New""> где Ткт — время выполнения команды (тактов);
<span Courier New""> N — количество тактов выполнения команды;
<span Courier New""> Nc — количество совмещенныхтактов.
<span Courier New"">
<span Courier New""> Таким образом производительностьпроцессора определяется как
<span Courier New""> количеством тактов выполнения каждойкоманды и временем перехода
<span Courier New""> команд, так и количеством уровнейсовмещения обработки команд.
<span Courier New""> Метод совмещения выполнения командобеспечивает увеличение
<span Courier New""> пропускной способности устройств и приэтом не изменяет время
<span Courier New""> обработки отдельной команды. Поэтому,если среди команд встречаются
<span Courier New""> зависимые, то пропускная способностьпроцессора снижается на величину
<span Courier New""> определенную характером зависимостисовмещаемых команд. Зависимость
<span Courier New""> команд как бы уменьшает число уровней совмещения, а следовательно, и
<span Courier New""> пропускную способность процессора.
<span Courier New""> Следует учитывать, что совмещениевыполнения команд увеличивает
<span Courier New""> объем оборудования и усложняет схемыуправления тем сильнее, чем
<span Courier New""> больше число уровней совмещения.
<span Courier New""> При выборе структуры процессора ссовмещением выполнения команд
<span Courier New""> должно быть определено:
<span Courier New""> — количество независимыхисполнительных блоков;
<span Courier New""> — структура и алгоритмы работыисполнительных блоков;
<span Courier New""> — организация выполнения командпередачи управления;
<span Courier New""> — организация внутренней памятипроцессора;
<span Courier New""> — степень совместного использованияоборудования процессора в
<span Courier New""> разных режимах обработки иуправления.
<span Courier New""> На рис.3 представлена структурнаясхема процессора с полным
<span Courier New""> совмещением выполнения команд. Блок выборки команд (БВК) содержит
<span Courier New""> собственный сумматор для вычисленияадреса операнда. Буферы команд
<span Courier New""> предназначены для храненияпоследовательности исполняемых команд, в
<span Courier New""> том числе по двум альтернативнымнаправлениям для быстрого перехода.
<span Courier New""> Блок выборки операндов имеет раздельныерегистры адреса и опреранда,
<span Courier New""> что позволяет совмещать запрос навыборку и прием предыдущего
<span Courier New""> операнда. Буферная память операндовхранит последовательность
<span Courier New""> операндов и коды операций последовательноисполняемых команд.
<span Courier New""> Арифметико-логическое устройство (АЛУ)имеет регистры на входе и
<span Courier New""> выходе основного сумматора, чтопозволяет подавать новые операнды
<span Courier New""> одновременно с записью результатапредыдущей операции.
<span Courier New""> Сверхоперативная буферная памятьпозволяет сократить время
<span Courier New""> обращения к основной памяти до 2-хмашинных тактов.
<span Courier New""> Критерием эффективностиструктурного построения процессора для
<span Courier New""> всех моделей ЕС ЭВМ является отношениепроизводительности к
<span Courier New""> стоимости, т.е. достижение заданнойпроизводительности при наименьших
<span Courier New";mso-fareast-font-family: Calibri;mso-fareast-theme-font:minor-latin;mso-ansi-language:RU;mso-fareast-language: EN-US;mso-bidi-language:AR-SA"><span Courier New""> затратах оборудования.Технико-экономическая эффективность может быть
<span Courier New""> определена следующим образом:
<span Courier New"">
<span Courier New""> Р = Пр/Ср (ком/с*руб),
<span Courier New"">
<span Courier New""> где Пр — реальная производительностьпароцессора (млн.ком/с);
<span Courier New""> Ср — стоимость процессора(млн.руб).
<span Courier New""> В расчетах Ср учитываются толькоосновные устройства, указанные
<span Courier New""> в структуре. Проработка устройствауправления не производилась.
<span Courier New"">
<span Courier New"">
<span Courier New""> а) выполнение одиночной команды: Тк= Твк+Тво+Топ+Тзр+2*Тм
<span Courier New"">
<span Courier New""> ВК РК АО ВО ОП ЗР
<span Courier New""> │----├────┼────┤----│════│----│
<span Courier New""> N такта: 1 2 3 4 5 6
<span Courier New"">
<span Courier New""> б) выполнения команд с частичнымсовмещением:
<span Courier New"">
<span Courier New""> Команды: Тк =Твк+Тво+Топ+Тзр
<span Courier New""> ВК РК АО ВО ОП ЗР
<span Courier New""> N │----├────┼────┤----│════│----│
<span Courier New""> │ │ │ │ │ ВК РК АО ВО ОП ЗР
<span Courier New""> N+1 │ │ │ │ │----├────┼────┤----│════│----│
<span Courier New""> │ │ │ │ │ │ │ │ │ ВК РК АО ВО
<span Courier New""> N+2 │ │ │ │ │ │ │ │ │----├────┼────┤----│
<span Courier New""> │ │ │ │ │ │ │ │ │ │ │ │ │
<span Courier New""> N такта: 1 2 3 4 5 6 7 8 9 10 11 12
<span Courier New"">
<span Courier New"">
<span Courier New""> в) выполнение команд в режимеполного совмещения:
<span Courier New"">
<span Courier New""> Команды: Тк = Топ
<span Courier New""> ВК РК АО ВО ОП ЗР
<span Courier New""> N │----├────┼────┤----│════│----│
<span Courier New""> │ │ ВК │ РК │ АО │ ВО│ ОП │ ЗР
<span Courier New""> N+1 │ │----├────┼────┤----│════│----│
<span Courier New""> │ │ │ ВК │ РК │ АО │ ВО │ ОП │ ЗР
<span Courier New""> N+2 │ │ │----├────┼────┤----│════│----│
<span Courier New""> │ │ │ │ ВК │ РК│ АО │ ВО │ ОП │ ЗР
<span Courier New""> N+3 │ │ │ │----├────┼────┤----│════│----│
<span Courier New""> │ │ │ │ │ ВК │ РК │ АО │ ВО│ ОП │ ЗР
<span Courier New""> N+4 │ │ │ │ │----├────┼────┤----│════│----│
<span Courier New""> │ │ │ │ │ │ ВК │ РК │ АО │ ВО │ ОП │ ЗР
<span Courier New""> N+5 │ │ │ │ │ │----├────┼────┤----│════│----│
<span Courier New""> │ │ │ │ │ │ │ │ │ │
<span Courier New""> N такта: 1 2 3 4 5 6 </spa