Реферат: Вычислительные системы и микропроцессорная техника
<img src="/cache/referats/11370/image001.gif" v:shapes="_x0000_s1068">Московский Авиационныйинститут(техническийуниверситет)
КАФЕДРА 403
Расчетно-пояснительнаязапискак курсовой работе по дисциплине
Вычислительные системы и микропроцессорная техника
выполнил: студент гр. 04-417
ЛевинО.А.
проверил: Герасимов А.Л.
МОСКВА 1997
Содержание
1. Анализ задания - 2
2. Комбинационный вариант- 2
3. Алгоритм работы устройства- 4
4. Микропрограмма - 5
5. Управляющий автомат сжесткой логикой - 5
6. Управляющий автомат с МПУ- 8
7. Выбор элементной базы - 10
8. Составление программы - 12
Задание
ВАРИАНТ №17
Задаетсявходной код D{1:32}. Спроектировать вычислитель, который определяет номерразряда самой первой и самой последней единиц, стоящих между нулями.Предусмотреть реакцию проектируемого устройства в случае отсутствия такихсигналов.
Анализ и уточнение задания·
<img src="/cache/referats/11370/image003.gif" v:shapes="_x0000_i1025">
<img src="/cache/referats/11370/image005.gif" v:shapes="_x0000_i1026">
Очевидно, что втридцатидвухразрядном коде единица, стоящая между двумя нулями ни при какихобстоятельствах не может находится ни в первом ни в тридцать втором разрядекода.
·
·
·
<img src="/cache/referats/11370/image006.gif" v:shapes="_x0000_s1050">
D{1:32} B{1:6}
<img src="/cache/referats/11370/image007.gif" v:shapes="_x0000_s1087"><img src="/cache/referats/11370/image008.gif" v:shapes="_x0000_s1078"><img src="/cache/referats/11370/image007.gif" v:shapes="_x0000_s1069"><img src="/cache/referats/11370/image008.gif" v:shapes="_x0000_s1054"> F C{1:6}
<img src="/cache/referats/11370/image007.gif" v:shapes="_x0000_s1102"><img src="/cache/referats/11370/image008.gif" v:shapes="_x0000_s1062"><img src="/cache/referats/11370/image008.gif" v:shapes="_x0000_s1058"> СТРОБ
<img src="/cache/referats/11370/image008.gif" v:shapes="_x0000_s1095"> УСЧИТ
Рисунок SEQРисунок * ARABIC 1
Обобщенная функциональная схема устройства
Комбинационный вариант устройстваФункциональная схемакомбинационного устройства, осуществляющего параллельную обработку входногокода представлена на рисунке 2. Входной код D{1:32} разбивается на пересекающиеся элементы по три разряда: D’{1:3}, D’{2:4},...D’{30:32}. Крайниеразряды D’ проходятчерез инверторы DD1, DD3, DD4,DD6, DD7, DD9,...DD88, DD90. Проинвертированные крайние разряды вместе сцентральным разрядом элемента поступают на логическую схему И, на выходе которойв случае если D{i-1, i,i+1}=010 сформируется высокий логический уровень напряжения, приводящийв действие соответствующий элемент индикации на внешней панели устройства. Привизуальном контроле внешней панели устройства по расположению работающихэлементов индикации можно определить номер разряда первой и последней единиц,стоящих между нулями.
Дляреализации данной схемы потребуется 20микросхем 1533ЛН1 (6 логических элементов НЕ), 10 — КР1533 (3 элемента 3И), 4 — КР531ЛЕ7 (2 элемента 5 ИЛИ-НЕ), 1 — 1533ЛИ6 (2 элемента 4И), 1 — 1533ЛИ1 (4элемента 2И).
Основнымнедостатком данной схемы является невозможность дальнейшей обработки выходнойинформации.
<img src="/cache/referats/11370/image009.gif" v:shapes="_x0000_s1070">
НАЧАЛО
<img src="/cache/referats/11370/image010.gif" v:shapes="_x0000_s1175 _x0000_s1231 _x0000_s1233">
<img src="/cache/referats/11370/image011.gif" v:shapes="_x0000_s1079"><img src="/cache/referats/11370/image012.gif" v:shapes="_x0000_s1096"> НЕТ
<img src="/cache/referats/11370/image007.gif" v:shapes="_x0000_s1229"><img src="/cache/referats/11370/image013.gif" v:shapes="_x0000_s1088"><img src="/cache/referats/11370/image014.gif" v:shapes="_x0000_s1103">
<img src="/cache/referats/11370/image015.gif" v:shapes="_x0000_s1109 _x0000_s1178">
РЕГ В {1:32}=D{1:32}
РЕГ А{1:32}=РЕГ В{1:32}
СЧЕТ Ц1=2
<img src="/cache/referats/11370/image016.gif" v:shapes="_x0000_s1115 _x0000_s1128 _x0000_s1181 _x0000_s1219 _x0000_s1221">
ДА
<img src="/cache/referats/11370/image017.gif" v:shapes="_x0000_s1225"><img src="/cache/referats/11370/image018.gif" v:shapes="_x0000_s1223"><img src="/cache/referats/11370/image019.gif" v:shapes="_x0000_s1134"><img src="/cache/referats/11370/image020.gif" v:shapes="_x0000_s1122">{1}=0 & РЕГ А{2}=1 & РЕГ А{3}=0
<img src="/cache/referats/11370/image021.gif" v:shapes="_x0000_s1184"> НЕТ
<img src="/cache/referats/11370/image022.gif" v:shapes="_x0000_s1140">
РЕГ А{1:32}=РЕГ А{2:32}.0
СЧЕТ Ц1=СЧЕТ Ц1 +1
<img src="/cache/referats/11370/image023.gif" v:shapes="_x0000_s1187">
<img src="/cache/referats/11370/image024.gif" v:shapes="_x0000_s1157"><img src="/cache/referats/11370/image025.gif" v:shapes="_x0000_s1146"> НЕТ
<img src="/cache/referats/11370/image026.gif" v:shapes="_x0000_s1217"><img src="/cache/referats/11370/image027.gif" v:shapes="_x0000_s1162"><img src="/cache/referats/11370/image028.gif" v:shapes="_x0000_s1152">
<img src="/cache/referats/11370/image029.gif" v:shapes="_x0000_s1190">
<img src="/cache/referats/11370/image030.gif" v:shapes="_x0000_s1227"> ДА
<img src="/cache/referats/11370/image031.gif" v:shapes="_x0000_s1110">
РЕГ А{1:32}=РЕГ В{1:32}
<img src="/cache/referats/11370/image032.gif" v:shapes="_x0000_s1193">
<img src="/cache/referats/11370/image033.gif" v:shapes="_x0000_s1116 _x0000_s1129 _x0000_s1207 _x0000_s1209">
ДА
<img src="/cache/referats/11370/image034.gif" v:shapes="_x0000_s1213"><img src="/cache/referats/11370/image035.gif" v:shapes="_x0000_s1211"><img src="/cache/referats/11370/image019.gif" v:shapes="_x0000_s1135"><img src="/cache/referats/11370/image020.gif" v:shapes="_x0000_s1123"> РЕГ А{32}=0 & РЕГ А{31}=1 &РЕГ А{30}=0
<img src="/cache/referats/11370/image036.gif" v:shapes="_x0000_s1196">
НЕТ
<img src="/cache/referats/11370/image022.gif" v:shapes="_x0000_s1141">
РЕГ А{1:32}=РЕГ А{1:31}.0
СЧЕТ Ц=СЧЕТ Ц -1
<img src="/cache/referats/11370/image037.gif" v:shapes="_x0000_s1199">
<img src="/cache/referats/11370/image024.gif" v:shapes="_x0000_s1158"><img src="/cache/referats/11370/image025.gif" v:shapes="_x0000_s1147"> НЕТ
<img src="/cache/referats/11370/image038.gif" v:shapes="_x0000_s1205"><img src="/cache/referats/11370/image027.gif" v:shapes="_x0000_s1163"><img src="/cache/referats/11370/image028.gif" v:shapes="_x0000_s1153">
<img src="/cache/referats/11370/image039.gif" v:shapes="_x0000_s1167 _x0000_s1201 _x0000_s1215">
B {1:6}=СЧЕТ Ц1; С{1:6}=СЧЕТ Ц2
<img src="/cache/referats/11370/image040.gif" v:shapes="_x0000_s1171 _x0000_s1203">
КОНЕЦ
Рисунок 3
Блок-схема алгоритма работы устройства
Микропрограмма
Переменные:
Входные:
·
·
Выходные:
·
Внутренние:
·
·
Признаки:
·
·
·
· {1:6} = 32
· 2 {1:6} = 1
Программа
М1 ЕСЛИ НЕ Р1 ТО М1
(СТРОБ) РЕГ В{1:32}=D {1:32}
(УЗАП1) РЕГ А{1:32}=РЕГ В {1:32}
(УН1) СЧЕТ Ц1 {1:6} =2
М2 ЕСЛИ Р2 ТО М3
(УСДВ1) РЕГ А{1:32}=РЕГА{2:32}.0 }
(УСЧ1) СЧЕТ Ц1 {1:6}=СЧЕТ Ц1 {1:6}+1 } УЭ1
ЕСЛИ НЕ Р4 ТО М2
М3(УЗАП1) РЕГ А{1:32}=РЕГ В {1:32}
(УН2) СЧЕТ Ц2 {1:6} =31
М4 ЕСЛИ Р3ТО М5
(УСДВ2) РЕГ А{1:32}=0.РЕГ А{1:31} }
(УСЧ2) СЧЕТ Ц2 {1:6}=СЧЕТ Ц2 {1:6}-1 } УЭ2
ЕСЛИ НЕ Р5 ТО М4
М5 (УСЧИТ1) В{1:6}=СЧЕТ Ц1 {1:6} }
(УСЧИТ2) С{1:6}=СЧЕТ Ц2 {1:6} } УЭ3
КОНЕЦ (ИДТИ К М1)
Как видно из текстамикропрограммы, некоторые сигналы можно объединить и заменить эквивалентнымисигналами. Функциональная схема операционной части устройства приведена нарисунке 4.
Разработка управляющего автомата сжесткой логикойУправляющий автомат с жесткойлогикой будет реализовываться в виде классического конечного автомата Мили илиМура. На основании блок-схемы алгоритма работы устройства определим количествосостояний для каждого типа автомата. Обозначим состояния автомата Мура буквой S, а состояния автомата Мили- S’. Как видно изрисунка 5, у автомата Мура будет шесть состояний, в то время как у автоматаМили — лишь четыре.
<img src="/cache/referats/11370/image041.gif" v:shapes="_x0000_s1071"> НАЧАЛО S0
<img src="/cache/referats/11370/image042.gif" v:shapes="_x0000_s1179 _x0000_s1232 _x0000_s1234">
<img src="/cache/referats/11370/image043.gif" v:shapes="_x0000_s1080"><img src="/cache/referats/11370/image044.gif" v:shapes="_x0000_s1097"> S’0
<img src="/cache/referats/11370/image045.gif" v:shapes="_x0000_s1230"><img src="/cache/referats/11370/image046.gif" v:shapes="_x0000_s1089"><img src="/cache/referats/11370/image047.gif" v:shapes="_x0000_s1104"> 0 Р1
<img src="/cache/referats/11370/image048.gif" v:shapes="_x0000_s1111 _x0000_s1182">
<img src="/cache/referats/11370/image049.gif" v:shapes="_x0000_s1185"> УН 1, УЗАП 1 S1
<img src="/cache/referats/11370/image050.gif" v:shapes="_x0000_s1236 _x0000_s1237">
<img src="/cache/referats/11370/image051.gif" v:shapes="_x0000_s1130"><img src="/cache/referats/11370/image052.gif" v:shapes="_x0000_s1117"> 0 S’1 1
<img src="/cache/referats/11370/image053.gif" v:shapes="_x0000_s1197"><img src="/cache/referats/11370/image054.gif" v:shapes="_x0000_s1194"><img src="/cache/referats/11370/image055.gif" v:shapes="_x0000_s1191"><img src="/cache/referats/11370/image056.gif" v:shapes="_x0000_s1188"><img src="/cache/referats/11370/image057.gif" v:shapes="_x0000_s1136"><img src="/cache/referats/11370/image058.gif" v:shapes="_x0000_s1124"> Р2
<img src="/cache/referats/11370/image059.gif" v:shapes="_x0000_s1142"> <img src="/cache/referats/11370/image060.gif" v:shapes="_x0000_s1148">
УЭ 1 S2 УЗАП 1, УН 2 S3
<img src="/cache/referats/11370/image061.gif" v:shapes="_x0000_s1200"> <img src="/cache/referats/11370/image062.gif" v:shapes="_x0000_s1206">
<img src="/cache/referats/11370/image063.gif" v:shapes="_x0000_s1154"><img src="/cache/referats/11370/image064.gif" v:shapes="_x0000_s1168"> 0
<img src="/cache/referats/11370/image065.gif" v:shapes="_x0000_s1235"><img src="/cache/referats/11370/image066.gif" v:shapes="_x0000_s1159"><img src="/cache/referats/11370/image067.gif" v:shapes="_x0000_s1164"> Р4 S’2
<img src="/cache/referats/11370/image068.gif" v:shapes="_x0000_s1172 _x0000_s1202">
УЗАП 1 УН 2 S3
<img src="/cache/referats/11370/image069.gif" v:shapes="_x0000_s1204 _x0000_s1208 _x0000_s1210 _x0000_s1239 _x0000_s1240">
<img src="/cache/referats/11370/image051.gif" v:shapes="_x0000_s1131"><img src="/cache/referats/11370/image052.gif" v:shapes="_x0000_s1118"> 0 S’3 1
<img src="/cache/referats/11370/image070.gif" v:shapes="_x0000_s1218"><img src="/cache/referats/11370/image071.gif" v:shapes="_x0000_s1216"><img src="/cache/referats/11370/image072.gif" v:shapes="_x0000_s1214"><img src="/cache/referats/11370/image073.gif" v:shapes="_x0000_s1212"><img src="/cache/referats/11370/image057.gif" v:shapes="_x0000_s1137"><img src="/cache/referats/11370/image058.gif" v:shapes="_x0000_s1125"> Р3
<img src="/cache/referats/11370/image074.gif" v:shapes="_x0000_s1143"> <img src="/cache/referats/11370/image075.gif" v:shapes="_x0000_s1149">
УЭ 2 S5 УЗАП 1 УЭ 3 S4
<img src="/cache/referats/11370/image076.gif" v:shapes="_x0000_s1220"> <img src="/cache/referats/11370/image077.gif" v:shapes="_x0000_s1228">
<img src="/cache/referats/11370/image078.gif" v:shapes="_x0000_s1155"><img src="/cache/referats/11370/image079.gif" v:shapes="_x0000_s1169"> 0
<img src="/cache/referats/11370/image080.gif" v:shapes="_x0000_s1238"><img src="/cache/referats/11370/image081.gif" v:shapes="_x0000_s1160"><img src="/cache/referats/11370/image082.gif" v:shapes="_x0000_s1165"> Р5 S’4
<img src="/cache/referats/11370/image083.gif" v:shapes="_x0000_s1173 _x0000_s1222">
<img src="/cache/referats/11370/image084.gif" v:shapes="_x0000_s1226"><img src="/cache/referats/11370/image085.gif" v:shapes="_x0000_s1224"> S6 УЗАП 1 УЭ 3
<img src="/cache/referats/11370/image086.gif" v:shapes="_x0000_s1176">
КОНЕЦ S’0
Рисунок 5.
Состояния конечных автоматов Мили и Мура.
Таким образом, определим, чтоуправляющее устройство необходимо синтезировать в виде конечного автомата Мили
<img src="/cache/referats/11370/image087.gif" v:shapes="_x0000_s1269 _x0000_s1271">
<img src="/cache/referats/11370/image088.gif" v:shapes="_x0000_s1272"> Р1/—
<img src="/cache/referats/11370/image089.gif" v:shapes="_x0000_s1273"><img src="/cache/referats/11370/image090.gif" v:shapes="_x0000_s1251"><img src="/cache/referats/11370/image091.gif" v:shapes="_x0000_s1270"><img src="/cache/referats/11370/image092.gif" v:shapes="_x0000_s1250"><img src="/cache/referats/11370/image093.gif" v:shapes="_x0000_s1245"><img src="/cache/referats/11370/image094.gif" v:shapes="_x0000_s1244"><img src="/cache/referats/11370/image095.gif" v:shapes="_x0000_s1243"><img src="/cache/referats/11370/image094.gif" v:shapes="_x0000_s1242"><img src="/cache/referats/11370/image093.gif" v:shapes="_x0000_s1241"> P1/УН 1, УЗАП 1 Р2/УЭ 1 Р4/УН 2, УЗАП 1 Р3/УЭ 2
<img src="/cache/referats/11370/image096.gif" v:shapes="_x0000_s1274"><img src="/cache/referats/11370/image097.gif" v:shapes="_x0000_s1265"><img src="/cache/referats/11370/image098.gif" v:shapes="_x0000_s1249"><img src="/cache/referats/11370/image099.gif" v:shapes="_x0000_s1248"><img src="/cache/referats/11370/image100.gif" v:shapes="_x0000_s1247"><img src="/cache/referats/11370/image101.gif" v:shapes="_x0000_s1246"> S0 S1 S2 S3 S4
<img src="/cache/referats/11370/image102.gif" v:shapes="_x0000_s1252 _x0000_s1253 _x0000_s1254 _x0000_s1255 _x0000_s1256 _x0000_s1258 _x0000_s1259 _x0000_s1260 _x0000_s1262 _x0000_s1263 _x0000_s1266 _x0000_s1268">
<img src="/cache/referats/11370/image103.gif" v:shapes="_x0000_s1264"><img src="/cache/referats/11370/image104.gif" v:shapes="_x0000_s1267"><img src="/cache/referats/11370/image105.gif" v:shapes="_x0000_s1261"><img src="/cache/referats/11370/image106.gif" v:shapes="_x0000_s1257"> Р4/— Р5/—
Р2/УН 2, УЗАП 1
Р3/УЭ 3
Р5/УЭ 3
Граф состояний автомата Мили.
S0
S1
S2
S3
S4
Q1
1
1
Q2
1
1
Q3
1
1
1
1
Таблица SEQТаблица * ARABIC 1
Кодированная таблица состояний.
ВХОД
S0
S1
S2
S3
S4
P1
S1/УН 1, УЗАП1
НЕ Р1
S0/-
Р2
S3/ УН 2, УЗАП1
НЕ Р2
S2/УЭ 1
Р3
S0/УЭ 3
НЕ Р3
S4/УЭ 2
Р4
S3/УН 2, УЗАП 1
НЕ Р4
S1/-
P5
S0/УЭ 3
НЕ P5
S3/-
Таблица SEQТаблица * ARABIC 2
Таблица переходов ивыходов
ВХОД
0 0 0
0 0 1
0 1 1
1 1 1
1 0 1
P1
0 0 1/УН 1, УЗАП 1
НЕ Р1
0 0 0/-
Р2
1 1 1/ УН 2,
УЗАП 1
НЕ Р2
0 1 1/УЭ 1
Р3
0 0 0/УЭ 3
НЕ Р3
1 0 1/УЭ 2
Р4
1 1 1/УН 2,
УЗАП 1
НЕ Р4
0 0 1/-
P5
0 0 0/УЭ 3
НЕ P5
1 1 1/-
Таблица SEQТаблица * ARABIC 3
Кодированная таблица переходов и выходов
Еслив конечном автомате будет применяться D-триггер, то будут справедливы равенства:
Q1 (t+1) = ÍÅQ1*ÍÅ Q2*Q3*P2 + ÍÅ Q1*Q2*Q3*P4 +Q1*Q2*Q3*ÍÅ P3+ Q1*ÍÅ Q2*Q3*ÍÅ P5 [20 входов]
Q2 (t+1) =ÍÅ Q1*ÍÅ Q2*Q3*P1 + ÍÅQ1*Q2*Q3*ÍÅ P4 + Q1*ÍÅ Q2*Q3*ÍÅ P5 [15 входов]
Q3 (t+1) =ÍÅ Q1*ÍÅ Q2*ÍÅ Q3*P1 + ÍÅQ1*ÍÅ Q2*Q3 + ÍÅ Q1*Q2*Q3 + Q1*Q2*Q3*ÍÅP3 + Q1*ÍÅ Q2*Q3*ÍÅ P5 = =ÍÅ Q1*ÍÅ Q2*ÍÅ Q3*P1 +ÍÅ Q1*Q3 + Q1*Q2*Q3*ÍÅ P3 + Q1*ÍÅQ2*Q3*ÍÅ P5 [18 входов]
Для реализации автомата на D-триггерах потребуется 43входа. Если будет использоваться J-K триггер, то уравнения для него можно получить из уравненийдля D-триггера:
<img src="/cache/referats/11370/image107.gif" v:shapes="_x0000_s1081"><img src="/cache/referats/11370/image107.gif" v:shapes="_x0000_s1072">Q (t+1)=J*Q+K*Q
Q(T+1)=J*HEQ + HE K*Q
J1=ÍÅQ2*Q3*P2+Q2*Q3*P4=Q3*(ÍÅ Q2*P2+Q2*P4) [6 входов]
<img src="/cache/referats/11370/image108.gif" v:shapes="_x0000_s1082"><img src="/cache/referats/11370/image109.gif" v:shapes="_x0000_s1063"><img src="/cache/referats/11370/image110.gif" v:shapes="_x0000_s1073">K1=(Q2*Q3*ÍÅP3+ÍÅ Q2*Q3*ÍÅ P5)=(Q2*Q3*ÍÅP3)*(ÍÅ Q2*Q3*ÍÅ P5)=(ÍÅ Q2+
ÍÅQ3+P3)*(Q2+ÍÅ Q3+P5) [8 входов]
J2=(ÍÅQ1*Q3+Q1*Q3*ÍÅ P5)=Q3*(ÍÅ Q1+Q1*ÍÅ P5)[6 входов]
<img src="/cache/referats/11370/image111.gif" v:shapes="_x0000_s1090">
K2=(ÍÅQ1*Q3*P4) = Q1+ÍÅQ3+ÍÅ P4 [3 входа]
J3=ÍÅQ1*ÍÅ Q2*P1 [3 входа]
<img src="/cache/referats/11370/image112.gif" v:shapes="_x0000_s1105"><img src="/cache/referats/11370/image113.gif" v:shapes="_x0000_s1098">K3=(ÍÅQ1*ÍÅ Q2+ÍÅ Q1*Q2+Q1*Q2*ÍÅP3+Q1*ÍÅ Q2*ÍÅ P5) = (ÍÅQ1+Q1*(Q2+ÍÅ Q2*ÍÅ
<img src="/cache/referats/11370/image114.gif" v:shapes="_x0000_s1119"> <img src="/cache/referats/11370/image115.gif" v:shapes="_x0000_s1112">
P5))=Q1*(ÍÅ Q1+(Q2+ÍÅ Q2*ÍÅ P5)) =Q1*ÍÅ Q2*(Q2+P5) = Q1*ÍÅ Q2*P5 [3 входа]
Для реализации автомата на J-K-триггерах потребуется 29входов, поэтому автомат будет реализовываться на них. Управляющие сигналы наоснове таблицы переходов и выходов будут формироваться следующим образом
УН 1=ÍÅ Q1*ÍÅQ2*ÍÅ Q3*P1
УЭ 1=ÍÅ Q1*ÍÅQ2*Q3*ÍÅ P2
УН 2=ÍÅQ1*Q2*Q3*P4+ÍÅ Q1*ÍÅ Q2*Q3*P2
УЭ 2=Q1*Q2*Q3*ÍÅ P3
УЭ 3=Q1*ÍÅ Q2*Q3*P5+Q1*Q2*Q3*P3
УЗАП1=УН 1+УН 2
Управляющий автомат смикропрограммнымуправлением
Принудительная адресация
Каноническая формамикропрограммы разрабатываемого устройства с учетом эквивалентности сигналовпредставлена в таблице 4:
№
МЕТКА
УПР. СИГНАЛ
ПЕРЕХОД
1
М1
ЕСЛИ НЕ Р1 ТО М1
2
УН 1, УЗАП1
3
М2
ЕСЛИ Р2 ТО М3
4
УЭ 1
5
ЕСЛИ НЕ Р4 ТО М2
6
М3
УН 2, УЗАП1
7
М4
ЕСЛИ Р3 ТО М5
8
УЭ 2
9
ЕСЛИ НЕ Р5 ТО М4
10
М5
УЭ 3
ИДТИ К М1
Таблица SEQТаблица * ARABIC 4
Каноническая форма микропрограммы.
Адрес
УН 1
УЭ 1
УН 2
УЭ 2
УЭ 3
УЗАП1
Не Р1
Р2
Р3
Не Р4
Не Р5
Адрес перехода
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
Таблица SEQТаблица * ARABIC 5
Кодовые выражения микропрограммы.
Минимальная требуемая емкостьПЗУ — <img src="/cache/referats/11370/image117.gif" v:shapes="_x0000_i1027"> (или 2К*4 Бит)
Естественная адресация
№
МЕТКА
УПР. СИГНАЛ
ПЕРЕХОД
1
М1
ЕСЛИ НЕ Р1 ТО М1
2
УН 1, УЗАП1
3
М2
ЕСЛИ Р2 ТО М3
4
УЭ 1
5
ЕСЛИ НЕ Р4 ТО М2
6
М3
УН 2, УЗАП1
7
М4
ЕСЛИ Р3 ТО М5
8
УЭ 2
9
ЕСЛИ НЕ Р5 ТО М4
10
М5
УЭ 3
<p